0.5μm有源区腐蚀工艺的正交优化

文章基于Precision5000等离子刻蚀技术,运用正交优化实验法,控制由LPCVD制备的Si3N4膜层对SiO2的选择比,对0.5μm有源区腐蚀工艺进行优化。运用minitab软件获得选择比的主效应图、效应的Pareto图、正态概率图,并讨论O2、Ar、CHF3气体对选择比的影响,最终获得各气体成分的最佳配比。实验结果表明有源区腐蚀中通过提高过腐蚀中Si3N4对SiO2的选择比来减少SiO2的损失,可以成功地将SiO2的损失控制在合理范围内,且腐蚀后平面、剖面形貌等各种参数符合产品要求。     

浅析旁路电容的特性及其在PCB中的应用

文章主要介绍了电容的一些基本应用,旁路电容可以降低电源的波动,降低SSN和串扰,抑制EMI等。电容的频率特性决定了寄生电感和电阻的存在,这是我们要考虑到的问题。电容特性还会受到封装结构和所用介质材料的影响,封装尺寸也会对其产生一定的作用,不同种类的电容应用的场合也不尽相同。我们只要知道去耦电路的谐振频率,就可以计算出所需的电容值。采用多个电容并联的方式来降低ESR和ESL,使电容值增大,而谐振频率则保持不变。另外,在PCB中还要降低引线的长度,以减小引线电感。     

Ni(W)Si/Si肖特基势垒二极管电学特性研究

文中首次提出在Ni中掺入夹层W的方法来提高NiSi的热稳定性。具有此结构的薄膜,经600℃～800℃快速热退火后,薄层电阻保持较低值,小于2Ω/□。经Raman光谱分析表明,薄膜中只存在NiSi相,而没有NiSi2生成。Ni(W)Si的薄层电阻由低阻转变为高阻的温度在800℃以上,比没有掺W的镍硅化物的转变温度的上限提高了100℃。Ni(W)Si/Si肖特基势垒二极管能够经受650℃～800℃不同温度的快速热退火,肖特基接触特性良好,肖特基势垒高度为0.65eV,理想因子接近于1。     

High precision voltage reference generator for 16-bit 100MS/s ADC

An output adjustable voltage reference generator for the 16-bit 100MS/s pipelined ADC is presented. An adjustable output voltage, fast-setting, high precision reference voltage buffer is designed by using current summing and floating current control techniques. In order to further improve the PSRR and reduce the output impedance, the push pull output and replica circuit structure is introduced. The prototype 16-bit 100MS/s ADC is fabricated by 0.18μm 1.8V 1P6M CMOS technology.Test results show that the voltage reference generator consumes an area of 1.3mm×2.0mm, and the power consumption is 23mW. The average temperature coefficient of the output voltage is 16×10^-6℃^-1 in the range of -55℃ to 125℃. The 16-bit 100MS/s ADC achieves the SNR of 76.3dBFS and SFDR of 89.2dBc, with 10.1MHz input at the full sampling speed, and it consumes the power of 300mW and occupies an area of 3.5mm×5.0mm.     

用于14位210 MS/s电荷域ADC的4.5位子级电路

该文提出了一种用于高速高精度电荷域流水线模数转换器(ADC)的电荷域4.5位前端子级电路。该4.5位子级电路使用增强型电荷传输(BCT)电路替代传统开关电容技术流水线ADC中的高增益带宽积运放来实现电荷信号传输和余量处理,从而实现超低功耗。所提4.5位子级电路被运用于一款14位210 MS/s电荷域ADC中作为前端第1级子级电路,并在1P6M 0.18 μm CMOS工艺下实现。测试结果显示,该14位ADC电路在210 MS/s条件下对于30.1 MHz单音正弦输入信号得到的无杂散动态范围为85.4 dBc,信噪比为71.5 dBFS, ADC内核面积为3.2 mm2,功耗仅为205 mW。     

系统芯片的关键技术及发展方向

系统芯片,即(SoC),将包含处理器、存储器和片上逻辑等的一个系统集成在单一的芯片上。SoC所特有的功能强、速度高、体积小、成本低、功耗低等优点使得其技术不断发展,应用越来越广泛。文章首先探讨了系统芯片(SoC)的特点及分类,接着详细阐述了开发SoC所需IP核设计与复用、软硬件协同设计、软硬件协同设计等关键技术。分析了基于平台设计方法的优点,并介绍了SoC的一体化测试流程、共时测试等SoC测试新技术。     

FPGA现状与发展趋势

文章分析了FPGA的发展历史,详细阐述了目前主流FPGA系列即Xilinx系列、Altera系列的产品特点,最后概述了FPGA的发展方向。FPGA今后主要朝高集成度、高速度、低功耗、低价格、系统集成方向发展。     

SOC中的MBIST设计

随着超大规模集成电路的发展,设计的集成度越来越高,基于IP的SOC设计正在成为IC设计的主流.为了确保SOC的功能正确,可测性设计(Design for Test,简称DFT)显得尤为关键.DFT设计包括扫描设计、JTAG设计和BIST设计.另外,当前SOC芯片中集成了大量的存储器,为了确保存储器没有故障,基于存储器的...     

无线温度传感器设计

针对电力部门配电柜测温环境的特殊性,结合无线发射技术,研制开发了无线温度传感器.首先根据设计要求和产品特点,介绍了产品的整体设计方案,其中包括测温电路和温度信息处理电路.然后在硬件设计部分,重点介绍了器件型号的选择;而在软件设计部分,则着重分析了软件解码的方法,强调了一些关键问题并给出一些代码示例.最后通过板级的在线仿...     

用于14位210 MS/s电荷域ADC的采样保持前端电路

该文提出一种用于电荷域流水线模数转换器(ADC)的高精度输入共模电平不敏感采样保持前端电路。该采样保持电路可对电荷域流水线ADC中由输入共模电平误差引起的共模电荷误差进行补偿。所提出的高精度输入共模电平不敏感采样保持电路被运用于一款14位210 MS/s电荷域ADC中,并在1P6M 0.18 μm CMOS工艺下实现。测试结果显示,该14位ADC电路在210 MS/s条件下对于30.1 MHz单音正弦输入信号得到的无杂散动态范围为85.4 dBc,信噪比为71.5 dBFS,而ADC内核功耗仅为205 mW,面积为3.2 mm2。